隨著HPC、AI與IoT系統對高效能嵌入式NVM的需求，本計畫開發相容先進鰭式邏輯製程之介電層電阻式記憶體。採用金屬閘極介電層作為電阻轉換層，無需額外光罩與製程，具備低功耗、高速、高可靠度及1.5T NOR／1D1R高密度交叉點陣列潛力，適合未來嵌入式記憶體應用。

鰭式電晶體介電層電阻式記憶體已於台積16、7與5奈米FinFET平台成功驗證，具備高速低功耗、高可靠度與邏輯製程相容優勢。透過CPODE隔絕與內建寄生二極體，實現1.5T及1D1R高密度陣列以提升密度。成果已獲IEDM與VLSI等國際頂尖會議認可，與記憶體內運算、類神經網路與亂數產生器等應用潛力。

本技術已於台積電16/7/5奈米FinFET CMOS邏輯平台驗證，無需額外光罩與客製製程即可整合eNVM；結合1.5T NOR與1D1R高密度陣列，可提升記憶密度、降低面積，支援code storage、CPU/AI記憶體與先進嵌入式系統應用。